2012年9月25日，西安華芯采用中芯國際 (SMIC) 55nm低漏電邏輯工藝完成的高速大容量SRAM 編譯器目前已經(jīng)可以交付客戶使用。該款IP為單端口同步SRAM，已完成測試芯片的流片和硅片測試。編譯器支持可選位寬2~64 bit，支持8/16/32列選擇寬度, 支持按位屏蔽的寫操作，版圖可自動生成電源環(huán)，并提供額外的測試模式供測試用途和用戶高級應用。與65nm SRAM IP相比，該款IP采用了較先進的55nm工藝，并使用了面積更小的存儲單元進行設計，因而能夠為客戶節(jié)省SRAM的面積達20%以上。